SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP2161733

Publication date:

1990-06-21

Inventor:

TANEDA TOSHIHIKO

Applicant:

RICOH CO LTD

Classification:

- international:

H01L21/336; H01L29/784

- european:

Application number:

JP19880317180 19881214


Priority number(s):

Report a data error here

Abstract of JP2161733

PURPOSE:To improve transistor characteristics and reliability, lower the resistance of a line containing a gate electrode, and simplify manufacturing process by making a low concentration diffusion region and a gate electrode have an overlapping part on a plane.

CONSTITUTION:On a gate oxide film 14 on a semiconductor substrate 11, a polycrystalline silicon layer is deposited, and a gate electrode part 16 is formed by patterning; a polycrystalline silicon layer 18a thicker than . the layer 16 is deposited; thereon a high melting point metal silicide layer 19a is deposited; thereon an insulating film 20a is deposited; by anisotropic etching of the film 20a, the film 20a is left on the side wall; by using said film 20a as a mask, the layers 19a and 18a are etched, and a gate electrode part 17 is formed. After the side wall insulating film is eliminated, low concentration impurity ion is implanted with an energy which penetrates the part 17 and does not penetrate the part 16, and high concentration impurity ion of the same conductivity type as that of the impurity is implanted with an energy which does not penetrates the part 17. As a result, an FET wherein the low concentration diffusion regions 12a, 13a and the part 17 overlap with each other on a plane can be obtained.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

19 日本国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平2-161733

⑤Int. Cl. 5

勿出 願 人

識別記号

株式会社リコー

庁内整理番号

43公開 平成2年(1990)6月21日

H 01 L 21/336 29/784

8422-5F H 01 L 29/78 3 0 1 L 審査請求 未請求 請求項の数 2 (全5頁)

9発明の名称 半導体装置とその製造方法

②特 願 昭63-317180

20出 願 昭63(1988)12月14日

⑩発明者 種田 敏彦

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

⑩代 理 人 弁理士 野口 繁雄

明細醇

1. 発明の名称

半導体装置とその製造方法

2. 特許請求の範囲

(1) ソース領域・ドレイン領域の高濃度拡散領域のチャネル側端部に低濃度拡散領域が形成されており、ゲート電極はチャネル領域上の膜厚のの野1の部分のチャネルのの外側に設けられた膜厚の形い第2の部分とからなり、前記第2の部分は前記低濃度拡散領域と平面上の位置が重なっており、かつ、前記第2の部分はその上に高融点金属シリサイド層が形成されている半導体装置。

- (2)以下の工程 (A)から (D)を含む半導体 装置の製造方法。
- (A) 半導体基板上のゲート酸化膜上に第1の多 結晶シリコン層を堆積し、パターン化してゲート 電極の第1の部分を形成する工程、
- (B) 第1の多結晶シリコン暦より薄い膜瓜の第 2の多結晶シリコン暦を堆積し、その上に高融点

金属シリサイド圏を堆積し、さらに、その上に絶縁膜を堆積し、その絶縁膜の異方性エッチングにより側壁に前記絶縁膜を残し、この側壁絶縁膜をマスクにして前記高融点金属シリサイド圏及び第2の多結晶シリコン圏をエッチングし、ゲート電極の第2の部分を形成する工程、

- (C)前記側壁絶縁膜を除去した後、ゲート電極の第2の部分を透過し第1の部分を透過しないエネルギーで不純物イオンを低濃度に注入する工程、(D)ゲート電極の第2の部分を透過しないエネルギーで前記不純物イオンと同じ導電型の不純物イオンを高濃度に注入する工程。
- 3.発明の詳細な説明

(産業上の利用分野)

本発明はMOS型半導体装置とその製造方法に関し、特にサブミクロンと称される微小サイズの半導体装置とその製造方法に関するものである。(従来の技術)

トランジスタサイズが微小化されてくると、比例紹小則によりゲート酸化膜が薄く、チャネル長

が短かくなる。その結果、トランジスタ内部が高 電界になり、ホットキャリアが発生して債額性が 低下する。

このホットキャリアに基づく信頼性低下を抑制するために、DDD(Double Diffused Drain;二 重拡散ドレイン) 構造やLDD(Lightly Doped Drain)構造が実用化されている。DDD構造では、 砒素とリンを2重に打ち込み、ドレインの不純物 濃度分布に緩い傾斜をもたせる。LDD構造では、 ソース・ドレインの高濃度拡散領域のチャネル側 端部に低濃度拡散領域を形成する。

DDD構造は信頼性の点で問題があり、LDD 構造は相互コンダクタンスgmが低下する点で問 題があることがわかってきた。そこで、LDD構 造をさらに改良し、ゲート電極の一部とソース・ ドレインの低濃度拡散領域とが平面上の重なり部 分をもつようにすることにより、信頼性が高く、 相互コンダクタンスも低下しない構造が提案され ている(「IEDM 87」38~41(198 7)参照)。

そして残った下層の多結晶シリコン層 5 a を透過するエネルギーでリンをイオン注入して低濃度拡散領域 2 a , 3 a を形成する。次に、個盤酸化膜 9 を形成し、それをマスクにして下層の多結晶シリコン層 5 a をバターン化し、その後、低なり段 さを規定する酸化膜 7 を形成する。 最後に、砒素を注入してソース 2 、ドレイン 3 を形成する。 (発明が解決しようとする課題)

第3図のような構造は構造自体が複雑であり、 かつ、製造プロセスが複雑になるため、実用化の 上で問題がある。

また、ゲート電極を含む多結品シリコン暦を低抵抗化する場合、ゲート電極表面に高融点金属シリサイド層を形成することがよく行なわれるが、第3図の半導体装置では、ゲート電極を含む多結品シリコン層のエッジ形状がなだらかになっていることもあって、高融点金属シリサイド層を形成しにくい。

本発明はトランジスタ特性や信頼性に優れ、ゲート電極を含むラインが低抵抗化され、製造プロ

提案された構造は第3回に示されるものである。 1はシリコン基板、2はソース、3はドレイン であり、LDD構造と同じくソース2、ドレイン 3にはそれぞれネル領域場に低濃度拡散領域上にはゲート電極5がれている。チャネルのでなない。 なが一ト電極5が形成されて上下をはでいるが、からないのであるが、からないのであるが、ないのでである。 5は5a,5bの間には厚さが5~10人の自然 酸化酸6が設けられている。ゲート電極5の下層 部分5aと低濃度拡散領域2a,3aが受いたの 重なりをもっている。7は重なりの段化膜である。

このような構造のMOSトランジスタを製造するには、間に自然酸化膜 6 を介在させた二層の多結晶シリコン層 5 a , 5 b を形成し、その上に酸化膜のパターン8を形成する。その酸化膜パターン8をマスクにして選択エッチングを行ない、上層の多結品シリコン層 5 b のみをエッチングする。

セスの簡単な M O S 型半導体装置の構造とその製造方法を提供することを目的とするものである。 (課題を解決するための手段)

本発明の半導体装置では、ソース領域・ドレイン領域の高濃度拡散領域のチャネル側端部に低濃度拡散領域が形成されており、ゲート電極はチャネル領域上の膜厚の厚い第1の部分と、この第1の部分のチャネル投方向の外側に設けられた膜厚の薄い第2の部分とからなり、前記第2の部分は前記低濃度拡散領域と平面上の位置が重なっており、かつ、前記第2の部分はその上に高限点金属シリサイド層が形成されている。

この半導体装置を製造するたるに、本発明の方法は以下の工程 (A) から (D) を含んでいる。 (A) 半導体基板上のゲート酸化膜上に第1の多結晶シリコン圏を堆積し、パターン化してゲート 電極の第1の部分を形成する工程、

(B) 第1の多結晶シリコン圏より薄い膜厚の第 2の多結晶シリコン圏を堆積し、その上に高版点 金属シリサイド層を堆積し、さらに、その上に絶 緑膜を地積し、その絶縁膜の異方性エッチングにより側壁に前記絶縁膜を残し、この側壁絶縁膜をマスクにして前記高融点金属シリサイド層及び第2の多結晶シリコン層をエッチングし、ゲート電極の第2の部分を形成する工程、

(C) 前記側盤絶縁膜を除去した後、ゲート電極の第2の部分を透過し第1の部分を透過しないエネルギーで不純物イオンを低濃度に注入する工程、(D) ゲート電極の第2の部分を透過しないエネルギーで前記不純物イオンと同じ導電型の不純物イオンを高濃度に注入する工程。

(作用)

第3図の構造と同じく低濃度拡散領域とゲート 電極が平面上の重なり部分をもっているため、ゲート電極から低濃度拡散領域に電界がかかり、低 濃度拡散領域の抵抗が下がって従来のLDD構造 よりも相互コンダクタンス 8 m が高くなる。

引用文献にも示されているように、この重なり によりトランジスタ内部での電界が弱くなり、ホットキャリアに対する耐性が向上する。

金属シリサイド № 19 b が形成された構造になっている。 高融点金属シリサイド № 5 i g) , モリブデンシリサイド (MoSig) 又はタンタルシリサイド (TaSig) などを用いることができる。

第 1 図は N チャネル M O S トランジスタの例であるが、 P チャネル M O S トランジスタの場合も 導電型が逆になるだけで全く同様に本発明を適用 することができる。

次に、第2図により一実施例の製造方法を説明 する。

(A) P型シリコン基板11に素子分離領域を形成した後、ゲート酸化膜14を50~250人程度の厚さに形成する

その上に第1の多結晶シリコン層を1000~ 5000人程度の厚さに堆積し、写真製版とエッチングによってパターン化を施してゲート電極の第1の部分16を形成する。

(B) その上から第2の多結晶シリコン層18a を500~2500人の厚さに堆積し、リンを注 また、ゲート電極の第2の部分に形成された高 融点金属シリサイド層によりゲート電極を含むラ インの抵抗が低下する。

(実施例)

第1図は一実施例を表わす。

11はP型シリコン装板であり、N型不純物拡 他によりソース12とドレイン13が形成されて いる。装板11はP型エピタキシャル層であって もよく、又はN型シリコン装板に形成したP型ウ エルであってもよい。両拡散領域12,13のチャネル領域側の端部にはそれぞれ低濃度拡散領域 12a,13aが形成されている。

据板11上にはゲート酸化膜14を介してゲート電極15が形成されている。ゲート電極15はチャネル領域上の膜厚の厚い第1の部分16と、この第1の部分16のチャネル長方向の外側に設けられた膜厚の薄い第2の部分17,17とからなり、第2の部分17,17は低濃度拡散領域12a,13aと平面上の位置が重なっている。第2の部分17は多結晶シリコン層18上に高融点

入又は地積し、多結晶シリコン暦16,18aに 拡散させて両多結晶シリコン暦16,18aを低 抵抗化する。第2の多結晶シリコン暦18a上に 高融点金属シリサイド暦19aを500~250 0人程度の厚さに堆積する。

その後、C V D 法によりシリコン酸化膜 2 0 a を 1 0 0 0 ~ 4 0 0 0 A 程度の厚さに堆積する。 (C) シリコン酸化膜 2 0 a の異方性エッチングによりシリコン酸化膜 2 0 a をエッチバックし、ゲート電極 1 5 の個壁にシリコン酸化膜のサイドウォール状スペーサ 2 0 を残す。

次に、そのスペーサ20をマスクとして高融点 金属シリサイド間19a、多結晶シリコン間18 aの異方性エッチングを行なう。これによりゲート電極15の第1の部分16のチャネル長さ方向 の外側にゲート電極の膜厚の薄い第2の部分17 が残った状態となる。

その後、シリコン酸化膜のスペーサ20及びソ ース・ドレイン領域上のゲート酸化膜14をHF 溶液などのエッチング液で除去する。 (D) ゲート電極の膜界の薄い第2の部分17を 透過し、膜厚の厚い第1の部分16を透過しない 加速エネルギーでリンイオン又は砒素イオンを注 入する。ゲート電極の第1の部分16の膜厚を3 500人、第2の部分17の多結晶シリコン層1 8の膜厚を100人、高融点金属シリサイド層 19の膜厚を500人、ゲート酸化膜14の膜厚を150人とした場合、リンイオンのときの注入 の加速エネルギーは約100~200KeV、注 人量は1×1012~1×1014/cm2である。

次に、ゲート電極の第1の部分16はもちろん、第2の部分17も透過しないエネルギーでリンイオン又は砒素イオンを1×10^{1.4}~1×10^{1.6} / c m ¹ 注入する。ゲート電極16,17及びゲート酸化膜14の膜厚が上記の場合、加速エネルギーはリンのとき15~30KeV程度、砒素のとき30~70KeV程度である。

(E) その後、熱処理をおこなうことにより、低 濃皮拡散領域 1 2 a , 1 3 a とゲート電極の第 2 の部分 1 7 , 1 7 とが平面上で重なった L D D 梅 造のMOSトランジスタが形成される。

その後は通常のプロセスに従って層間絶縁膜の 形成、コンタクトホールの形成、メタル配線の形 成、パッシベーション膜の形成などを行なう。

第2図はNチャネルMOSトランジスタの製造 プロセスであるが、PチャネルMOSトランジス タの場合も導電型が逆になるだけで全く同様に本 発明の方法を適用することができる。

(発明の効果)

本発明の半導体装置では、ソース領域・ドレイン領域の低濃度拡散領域とゲート電極が平面上の重なり部分をもっているため、ゲート電極から低濃度拡散領域に電界がかかり、低濃度拡散領域の抵抗が下がって従来のLDD構造よりも相互コンダクタンス g m が高くなる。

また、この重なりによりトランジスタ内部での 電界が弱くなり、ホットキャリアに対する耐性が 向上する。

ゲート電極の第2の部分上の高融点金属シリサ イド暦によってゲート電極を含むラインの抵抗が

低下する。


本発明の製造方法は引用文献に記載された製造方法と比べるとプロセスが簡単である。


4. 図面の簡単な説明


第1図は一実施例の要部を示す断面図、第2図 (A)から同図(E)は一実施例の製造プロセス を示す断面図、第3図は提案された改良型LDD 構造を示す断面図である。

11……シリコン基板、12……ソース、13 …ドレイン、12a,13a……低濃度拡散領域、 14……ゲート酸化膜、15……ゲート電極、 16……第1の部分、17……第2の部分、19 ……高融点金属シリサイド層、20……シリコン 設化膜。

> 特許出願人 株式会社リコー 代理人 弁理士 野口繁雄







13a

12a

Р

(E)

